主机
81104A
输出通道
81105A
定时1
频率范围
1mHz-80MHz
50Ω源2
50MHz典型值
*大数频率
160Mbit/s
定时分辩率
3.5字*好情况为5ps
带PLL的精度(不带时)
0.01%(5%)3
带PLL的抖动RMS(不带时)
0.001%+15ps (0.01%+15ps)3
宽度范围
6.25ns至(周期-6.25ns)
精度
±5%±250ps
时滞
N/A
延迟(外输入至输出)(外输入至触发输出)
27ns固定值12ns固定值
附加变量延迟范围精度4
0ns至(周期-12.5ns)±5%±0.5ns
双脉冲延迟范围
(宽度+6.25ns)至(周期-宽度-6.25ns)
跃变时间范围(10/90)在1kΩ源阻抗
3ns至200ms可变5ns典型值
电平/脉冲性能5
幅度50Ω在50Ω上1kΩ在50Ω上
100mVpp-10.0Vpp200m Vpp-20.0Vpp
电平窗1kΩ在50Ω上
-10.0V~+10.0V-20.0V~+20.0V
精度50Ω在50Ω上1K Ω在50Ω上
±(3%+75mV)±(5%+150mV)6
输出连接器
BNC单端
源阻抗精度
可选50Ω或1kΩ±1%,典型值
*大外电压
±24V
短路电流
±400mA*大(通道增加时加倍)
动态串扰基线噪声过冲/脉冲/振铃
<0.1%典型值10mVRMS典型值±5%幅度±20mV
模式/数据能力
16Kbit/通道和选通输出
序列
格式
RZ,NRZ,DNRZ
脉冲列
单或双脉冲脉冲数2-65536
触发方式
连续触发(外,内,手动)门控(外,内,手动)外宽度
输入
PLL基准输入,时钟输入,外输入
负载补偿
可送入实际负载值以显示实际输出
其它输出
触发输出,选通输出(16Kbit用户可定义模式)
极限
可编程的高和低电平,以保护被测设备
通道增添
模拟
1 以连续工作和50Ω源阻抗在*快跃变的50%幅度处测量2 对81005A和8111A,源阻抗可选为50Ω或1kΩ3 若使用可起振振荡器(PLL未激活)4 恒定幅度5 电平指标在5ns(81112A,81131A)或30ns(81111A,81132A)典型稳定时间后有效6 在±19V窗内施加脉冲7 仅适用于内部通道添加
模拟通道增添
81104A,带两个输出模块(81105A)
100mVpp至20.0Vpp200mVpp至20.0Vpp
源阻抗
可选50Ω或1kΩ
电平窗50Ω在50Ω上1kΩ通道
-20.0V至20.0V-20.0V至20.0V
*大频率50Ω通道1kΩ通道
60MHz典型值15MHz典型值
*小跃变50Ω通道1kΩ通道
2.5ns典型值(单通道),5ns典型值(双通道)20ns典型值,在两个通道上
沪公网安备 31011202007724号